Schritt 7: Schaltungsbeschreibung - Probe Logik
Ursprünglich den Bereich mit einem Xilinx CPLD (programmierbare Logik-Gerät), aber am Ende
beschlossen, stattdessen - standard CMOS-Logik-Chips (74HCxx Serie) beschäftigen ein CPLD wieder braucht speziellen programmieren-Hardware und Software und ich dachte, dass alle außer ein paar Experten wahrscheinlich abschrecken würde. Es klopfte auch ein wenig aus der Komponentenkosten. Dies zwang mich, wirklich die Logik zu reduzieren Inhalte auf ein absolutes Minimum, deshalb gibt es z.B. keine pre-Trigger-Option (d.h. eine Möglichkeit, das Signal vor der Auslöser zu erfassen). Vielleicht werde ich in Zukunft einen solchen Bereich machen.
Der Mikrocontroller liefert ein Taktsignal (produziert im Hintergrund durch den PWM-Ausgang)
die gated ist bis einen Trigger-Impuls (gesperrt) kommt durch Flip-flop DFF1. Die XOR vor
DFF1 fungiert als eine programmierbare Wechselrichter auswählen, Triggerung an steigenden oder fallenden Flanke. Davor ist ein Schmitt-Trigger-Logik-Gate, das fügt einige Hysterese um die Chance auf Fehltriggerung durch Lärm zu minimieren.
Das Taktsignal treibt ein 8-Bit binärer Kostenzähler (CTR1), die Adresse für die Daten inkrementiert
Lagerung im SRAM (siehe nächste Seite). Wenn der Zähler umschließt (d. h. nach erreichen seiner
Maximum und das höchstwertige Bit geht wieder von 1 auf 0) dies auslöst (die anderen Flip-flop
zweite Hälfte des DFF1) die Tore wiederum aus das Taktsignal. Der andere Ausgang (Q) von Flip-Flops
erzeugt die "DONE"-Signal, welches an den Mikrocontroller gibt an, dass die Datenerfassung beendet ist und die Daten können jetzt aus den Sample-Speicher gelesen und auf den PC übertragen.
Für diese Anzeige der Mikrocontroller aktiviert wieder die Uhr Weg und abwechselnd pulsiert das Taktsignal und liest ein Freilos der Beispieldaten, die es auf dem PC über die serielle Verbindung überträgt.