Schritt 5: Entwerfen Sie einen binären Dekoder
In diesem Abschnitt wollen wir eine 3:8 binäre Dekoder zu entwerfen. Schalter
0 bis 2 dienen als Eingaben für 3:8 Decoder und 8 on-Board-LEDs verwendet, um die Ausgabe des Decoders anzuzeigen.
Erstellen Sie ein Projekt in Xilinx ISE Ausrichtung auf das FPGA-Board, die, das du, das wie in den vorherigen Projekten verwendest.
Erstellen Sie ein Verilog Modul namens decoder_3_8 mit Eingängen ich und Ausgang Y wie folgt:
1 Modul decoder_3_8)
2 Eingang [2:0] I,
3 Ausgang Y [7:0]
(4);
Der effizienteste Weg zu beschreiben, das Verhalten eines Decoders ist mit einer Case-Anweisung in eine immer blockieren.
1 Reg [7:0] Y;
2
3 immer @ (I)
4 beginnen
5 Fall (I)
6 3' d0:
7 Y = 8' d1;
8 3' d1:
9 Y = 8' d2;
10 3' d2:
11 Y = 8' d4;
12 3' d3:
13 Y = 8' d8;
14 3' d4:
15 Y = 8' d16;
16 3' d5:
17 Y = 8' d32;
18 3' d6:
19 Y = 8' d64;
20 3' d7:
21 Y = 8' d128;
22 Standard:
23 Y = 8' d0;
24 endcase
25 Ende
Erstellen Sie eine XDC-Datei und eine Karte:
-I [2:0] SW2, SW1, SW0
-Y [7:0] LED 7-0